新硬件提高了多核芯片上的通信速度

北卡罗莱纳州立大学的计算机工程师们已经开发出一种硬件，通过显著提高计算机芯片“核心”之间通信的速度，程序可以更有效地运行。

核心，或中央处理单元，是计算机芯片的大脑;目前大多数芯片包含4到8核。为了在单个芯片上使用多个核来更快地执行任务，这些核之间需要进行通信。但是核心之间没有直接的交流方式。相反，一个核心将数据发送到内存，另一个核心使用软件算法获取数据。

“我们的技术是更有效的,因为它提供了一个单指令发送数据到另一个核心,这是六倍的速度比我们所能找到的最好的最先进的软件,”詹姆斯·塔克博士说,助理教授NC州立大学电气和计算机工程和研究的合著者,该文。塔克解释说，这种被称为HAQu的技术“不是用来单独通信数据的硬件，而是利用计算机芯片上现有的数据路径加速数据共享的硬件。”由于HAQu使用这些现有的数据路径，研究小组将其与软件通信工具进行了比较——尽管它是一个硬件。

HAQu也更节能。塔克说:“它在运行时实际上消耗了更多的电力，但因为它运行得更快，芯片的总体能耗实际上降低了。”

研究小组的下一步是将硬件集成到一个原型系统中，以演示其在复杂软件环境中的效用。

论文《HAQu:芯片多处理器上的细粒度线程的硬件加速排队》由Tuck、北卡罗来纳州立大学博士生Sanghoon Lee和Devesh Tiwari以及北卡罗来纳州立大学电气和计算机工程副教授Yan Solihin博士共同撰写。这篇论文将于2月14日在德克萨斯州圣安东尼奥举行的国际高性能计算机体系结构研讨会上发表。这项研究的部分资金来自美国国家科学基金会。

希普曼-

编辑:研究摘要如下。

HAQu:用于芯片多处理器细粒度线程的硬件加速队列

作者: Sanghoon Lee, Devesh Tiwari, Yan Solihin, James Tuck，北卡罗来纳州立大学

提出了2011年2月14日，在德克萨斯州圣安东尼奥举行的国际高性能计算机架构研讨会上

文摘:队列通常用于多线程程序的同步和通信。然而，由于软件队列往往过于昂贵，无法支持细粒度并行，因此有人建议硬件队列来减少内核之间的通信开销。硬件队列需要修改处理器核心并需要自定义互连。它们还会给操作系统带来困难，因为它们的状态必须跨上下文切换保存。为了解决这些问题，我们提出了硬件加速队列(HAQu)。HAQu将硬件添加到CMP中，以加速对软件队列的操作。我们的设计通过与完全软件队列兼容的操作实现了应用程序地址空间的快速队列。我们的设计以三种一般方式提供了加速和os透明的性能:(1)它提供了一个单独的指令，用于入队和出队，这在细粒度线程中使用时显著减少了开销;(2)队列上的操作被设计为利用一致性协议的底层细节;(3)硬件确保队列的完整状态存储在应用程序的地址空间中，从而确保虚拟化。 We have evaluated our design in the context of application domains: offloading fine-grained checks for improved software reliability, and automatic, fine-grained parallelization using decoupled software pipelining.