新的带宽管理技术提高了多核芯片的运行效率
北卡罗莱纳州立大学的研究人员开发了两种新技术，通过更有效地检索数据，帮助多核计算机芯片实现性能最大化，这将使芯片性能提高10%到40%。
为了做到这一点，新技术允许多核芯片更有效地处理两件事:分配带宽和“预取”数据。
多核芯片被认为可以使我们的计算机运行得更快。芯片上的每个核心都是它自己的中央处理单元，也就是计算机大脑。然而，有一些东西可以减慢这些核心的速度。例如，每个核心需要从内存中检索没有存储在芯片上的数据。这些核心可以利用有限的路径或带宽来检索芯片外的数据。随着芯片包含越来越多的核心，带宽变得越来越拥挤，降低了系统性能。
提高核心性能的一种方法叫做预取。每个芯片都有自己的小型存储组件，称为高速缓存。在预取中，缓存预测一个核心在未来需要什么数据，并在核心需要数据之前从芯片外内存中获取数据。理想情况下，这将提高核心的性能。但是，如果缓存的预测不准确，在检索错误数据时就会不必要地阻塞带宽。这实际上降低了芯片的整体性能。
“第一种技术依赖于我们开发的标准，以确定应该给芯片上的每个核心分配多少带宽，”Yan Solihin博士说，他是北卡罗来纳州立大学电气和计算机工程副教授，也是《研究报告．一些核心比其他核心需要更多的芯片外数据。研究人员使用从每个芯片上的硬件计数器上很容易收集的数据来确定哪个核心需要更多的带宽。Solihin说:“通过更好地将带宽分配到适当的核心，这些标准能够使系统性能最大化。”
Solihin说:“第二种技术依赖于我们开发的一套标准，用于确定预取何时会提高性能，何时应该使用，以及预取何时会减慢速度，应该避免使用。”这些标准也使用来自每个芯片的硬件计数器的数据。预取标准将允许制造商生产运行更高效的多核芯片，因为每个单独的核心将根据需要自动开启或关闭预取。
利用这两套标准，与不预取数据的多核芯片相比，研究人员能够将多核芯片的性能提高40%，与总是预取数据的多核芯片相比提高10%。
纸”,研究硬件预取和带宽的影响在Chip-Multiprocessors分区,”将于6月9日在国际会议上测量和建模的计算机系统(SIGMETRICS)在圣何塞,加利福尼亚州的纸是由方刘博士前博士生数控状态。这项研究得到了美国国家科学基金会(National Science Foundation)的部分支持。
北卡罗来纳州立大学电气和计算机工程系是该校工程学院的一部分。
希普曼-
编辑:研究摘要如下。
芯片多处理器中硬件预取和带宽划分的影响研究
作者: Liu Fang, Yan Solihin，北卡罗莱纳州立大学
提出了2011年6月9日，在国际计算机系统测量和建模会议上，加利福尼亚州圣何塞。
文摘:现代高性能微处理器广泛使用硬件预取来隐藏长内存访问延迟。硬件预取虽然有用，但往往会加剧带宽墙，这是一个系统性能日益受到芯片多处理器(cmp)芯片外引脚带宽可用性限制的问题。在本文中，我们提出了一个基于分析模型的研究，以研究硬件预取和内存带宽划分如何影响CMP系统性能，以及它们如何相互作用。该模型包括一个复合预取指标，可以帮助确定预取在哪些条件下可以提高系统性能，一个考虑预取效果的带宽划分模型，以及对不同内核的加权加速最优带宽划分大小的推导。通过模型驱动的案例研究，我们发现了一些对未来CMP系统设计和优化有价值的有趣的观察结果。我们还探索了基于仿真的经验评估，以验证观察结果，并表明，在复合预取度量的指导下，结合动态带宽划分，可通过选择性预取实现最大的系统性能。
